

1. GİRİŞ

Günümüz entegre devre (IC) tasarımlarında güvenilir ve kararlı referans kaynakları, sistem performansının belirleyici unsurlarından biri hâline gelmiştir. Özellikle analog ve karma-sinyal devrelerde kullanılan referans akım ve gerilim kaynaklarının; besleme gerilimi, sıcaklık ve proses değişimlerine karşı minimum hassasiyet göstermesi beklenmektedir. Bu gereksinim, düşük güç tüketimi ve düşük besleme gerilimi ile çalışan modern CMOS teknolojilerinde daha da kritik bir hâl almıştır.

Bant aralığı referans (Bandgap Reference – BGR) devreleri, sıcaklığa bağımlı iki farklı fiziksel büyüklüğün uygun oranlarda birleştirilmesiyle sıcaklıktan büyük ölçüde bağımsız bir referans üretebilme yetenekleri sayesinde, entegre devre tasarımında yaygın olarak kullanılmaktadır. Ancak klasik bant aralığı referans yapıları, özellikle düşük besleme gerilimlerinde ve yüksek çıkış salınımlı gerektiren uygulamalarda sınırlamalar göstermektedir.

Arizona State University tarafından sağlanan 180 nm PTM (Predictive Technology Model) parametreleri kullanılarak tasarlanan bir bant aralığı referans devresi ele alınmıştır. Tasarlanan bu referans devresi, yüksek çıkış direnci ve geniş çıkış gerilim aralığı sunan Wide-Swing Cascode Current Mirror (WSCCM) yapısı ile birleştirilmiştir. Böylece referans akımının hem besleme gerilimine V_{DD} hem de çıkış gerilimine V_O olan bağımlılığının azaltılması hedeflenmiştir.

Çalışmanın temel amacı; bant aralığı referans devresinin teorik temellerini, wide swing cascode akım aynası topolojisinin çalışma prensibini ve bu iki yapının birlikte kullanımının sağladığı avantajları geniş bir perspektifte incelemektir.

Bu çalışmada, bant aralığı referans devresinin wide swing cascode akım aynası ile birlikte kullanılmasıyla, referans akımının besleme ve çıkış gerilimine olan bağımlılığı teorik olarak analiz edilmiştir.

2. GELİŞME

2.1 Bant Aralığı Referans Devrelerinin Temel İlkeleri

Bant aralığı referans devrelerinin çalışma prensibi, sıcaklıkla doğrusal olarak artan PTAT (Proportional to Absolute Temperature) büyüklükler ile sıcaklık arttıkça azalan CTAT (Complementary to Absolute Temperature) büyüklüklerin uygun ağırlıklarla birleştirilmesine dayanır. Bu iki bileşenin toplamı, teorik olarak sıcaklıktan bağımsız bir referans üretir.

CMOS teknolojilerinde bant aralığı referans devreleri çoğunlukla MOSFET'lerin eşik gerilimi, transkonduktansı ve direnç elemanları kullanılarak gerçekleştirilir. Ancak proses ölçeklendikçe eşik gerilimlerinin azalması ve besleme gerilimlerinin düşmesi, klasik BGR

topolojilerinin performansını sınırlandırmaktadır. Bu nedenle modern tasarımlarda, referans devrelerinin besleme ve çıkış gerilimi değişimlerine karşı daha dayanıklı hâle getirilmesi gerekmektedir.

2.2 Akım Aynaları ve Çıkış Direnci Problemi

Referans devrelerde üretilen akımın sistemin diğer bloklarına aktarılmasında akım aynaları kritik rol oynar. Basit akım aynaları, düşük karmaşıklıkları nedeniyle tercih edilse de kanal uzunluğu modülasyonu etkisi nedeniyle sınırlı çıkış direncine sahiptir. Bu durum, çıkış akımının çıkış gerilimine bağlı olarak değişmesine yol açar.

Cascode akım aynaları, bu problemi aşmak amacıyla geliştirilmiş olup, transistörlerin drain-source gerilimlerini daha sabit tutarak çıkış direncini artırır. Ancak klasik cascode yapılar, minimum çıkış gerilimi gereksinimini yükselttiğinden düşük besleme gerilimli uygulamalarda kullanımı zorlaşmaktadır.

2.3 Wide-Swing Cascode Current Mirror Yaklaşımı

Wide-Swing Cascode Current Mirror (WSCCM) topolojisi, klasik cascode yapının avantajlarını korurken minimum çıkış gerilimi gereksinimini düşürmeyi amaçlayan bir yaklaşımdır. Bu yapı, cascode transistörlerinin gate gerilimlerini uygun şekilde biaslayarak, tüm transistörlerin saturation bölgesinde kalmasını sağlar.

Bu sayede:

- Çıkış direnci önemli ölçüde artırılır,
- Çıkış akımının V_O 'ya bağımlılığı azaltılır,
- Daha düşük besleme gerilimlerinde çalışabilme imkânı sağlanır.

Bu çalışmada bant aralığı referans devresi, wide swing cascode current mirror yapısına bağlanarak referans akımının daha kararlı bir biçimde dış devrelere aktarılması hedeflenmiştir. Bu yaklaşım, özellikle düşük güç tüketimi ve yüksek doğruluk gerektiren analog sistemler için önemli bir araştırma alanı oluşturmaktadır.

2.4 Topoloji Tanımı

Wide-Swing Cascode Current Mirror, klasik cascode akım aynasına göre daha düşük minimum çıkış gerilimi (compliance voltage) gerektirir. Bu özellik, düşük besleme gerilimlerinde çalışmayı mümkün kılar.

Devrede:

- M1–M2: Alt akım aynası NMOS transistörleri

- M3–M4: Cascode NMOS transistörleri
- M5a–M5b: PMOS bias üretim transistörleri
- Beta-multiplier: Bias gerilimlerinin üretilmesini sağlar

Klasik cascode yapıya göre, gate gerilimleri uygun şekilde ayarlanarak tüm transistörlerin saturation bölgesinde kalması sağlanır.

2.5 Çalışma Prensibi

- Referans kolundan geçen I_{REF} , M1 üzerinden aynalanır.
- Cascode transistörleri (M3–M4), drain-source gerilimlerini sabitleyerek kanal uzunluğu modülasyonunu azaltır.
- Böylece çıkış direnci artar:

$$r_{out} \approx g_m r_o^2$$

Burada g_m MOSFET'in transkonduktansı, r_o küçük işaret çıkış direncini ifade etmektedir.

- Wide swing yapısı sayesinde:

$$V_{O(min)} \approx V_{DS(sat)}$$

olacak şekilde çalışabilir.

2.6 Tasarım Parametreleri

Parametre	Değer
Teknoloji	PTM 180 nm
V_{DD}	1.8 V
I_{REF}	10 μ A
L_{MIN}	1 μ m
NMOS	50/2
PMOS	100/2

2.7 Araştırma ve Geliştirme Perspektifi

Bant aralığı referans devrelerinin wide swing cascode yapılarla birlikte ele alınması, yalnızca bir uygulama problemi değil, aynı zamanda güncel yarıiletken teknolojilerinin sınırlarını zorlayan bir araştırma konusudur. Proses küçülmesi, düşük besleme gerilimi gereksinimleri ve artan entegrasyon yoğunluğu, referans devrelerinin daha yenilikçi mimarilerle tasarlanmasını zorunlu kılmaktadır.

Bu bağlamda, bu çalışmada ele alınan yapı; daha ileri CMOS düğümlerine uyarlanabilirliği, sıcaklık ve besleme bağımlılığının azaltılabilirliği ve yüksek doğruluklu analog sistemlerde kullanım potansiyeli açısından geliştirilebilir bir temel sunmaktadır.

3. Bant Aralığı Referans Devresinin Besleme Gerilimine V_{DD} Bağımlılığı

3.1 Problem Tanımı ve Tasarım Kısıtları

Bu bölümde, Arizona State University tarafından sağlanan 180 nm PTM CMOS parametreleri kullanılarak tasarlanan bant aralığı referans devresinin, besleme gerilimi V_{DD} değişimlerine karşı gösterdiği davranış incelenmektedir. Ödev kapsamında verilen tasarım gereksinimleri aşağıdaki gibidir:

- Referans akımı:

$$I_{REF} = 10 \sim \mu A$$

- Minimum kanal uzunluğu:

$$L_{min} = 1 \sim \mu m$$

- Nominal besleme gerilimi:

$$V_{DD} = 1.8 \sim V$$

Amaç, tasarlanan bant aralığı referans devresinin besleme geriliminden mümkün olduğunca bağımsız bir referans akımı üretilip üretilmediğinin analiz edilmesidir.

3.2 Bant Aralığı Referans Devresinde Besleme Bağımlılığı

İdeal bir bant aralığı referans devresinde üretilen referans akımı veya gerilimi, besleme gerilimindeki değişimlerden etkilenmemelidir. Ancak pratik CMOS devrelerde:

- MOSFET eşik gerilimi,
- Kanal uzunluğu modülasyonu,
- Bias devrelerinin besleme gerilimine bağımlılığı

gibi etkiler nedeniyle referans büyüklüğü belirli ölçüde V_{DD} 'ye bağımlı hâle gelir.

Bu nedenle, tasarlanan bant aralığı referans devresinin çalışma eşiği (startup voltage) ve kararlı çalışma bölgesi dikkatle incelenmelidir.

3.3 Beklenen Davranışın Teorik Açıklaması

Verilen devrede bant aralığı referans akımı, MOSFET'lerin sıcaklık ve gerilim bağımlı özelliklerinin uygun şekilde birleştirilmesiyle elde edilmektedir. Besleme gerilimi düşük seviyelerdeyken:

- Bias transistörleri yeterli V_{GS} gerilimini sağlayamaz,
- Devre startup durumuna geçemez,
- Referans akımı sıfıra yakın kalır.

Besleme gerilimi belirli bir eşik değerin üzerine çıktığında ise:

- Tüm MOSFET'ler doyum (saturation) bölgesine girer,
- Bias noktaları kararlı hâle gelir,
- Referans akımı nominal değerine yakınsar.

Bu davranış, bant aralığı referans devreleri için karakteristik bir özelliktir ve isteyen grafik bu geçişi açıkça göstermektedir.

4.4 Besleme Gerilimine Bağımlılığın Yorumlanması

İstenen grafikte, referans akımının besleme gerilimine bağlı olarak üç temel bölge gösterdiği görülmektedir:

1. Düşük Besleme Bölgesi

$$V_{DD} < V_{DD,crit}$$

Bu bölgede devre henüz aktif değildir. Bias transistörleri yeterli gerilim alamadığı için referans akımı ihmal edilebilir düzeydedir. Bu durum, bant aralığı referans devreleri için normal ve beklenen bir davranıştır.

2. Geçiş Bölgesi

Besleme gerilimi arttıkça devre startup durumuna girer. Bu bölgede referans akımı hızlı bir şekilde artar. Geçiş bölgesi, devrenin minimum çalışma besleme gerilimini belirlemesi açısından önemlidir.

3. Kararlı Çalışma Bölgesi

$$V_{DD} > V_{DD,min}$$

Bu bölgede referans akımı yaklaşık olarak:

$$I_{REF} \approx 10 \sim \mu A$$

olacak şekilde sabitlenir. Besleme gerilimi artsa dahi referans akımındaki değişim çok sınırlıdır. Bu durum, devrenin besleme gerilimine karşı bağımsızlığını (supply insensitivity) doğrular.

3.5 Araştırma ve Geliştirme Perspektifi

Besleme gerilimine bağımlılığın azaltılması, modern düşük güç entegre devre tasarımlarında kritik bir araştırma alanıdır. Özellikle taşınabilir ve batarya destekli sistemlerde besleme gerilimi zamanla değişkenlik gösterebilmektedir. Bu nedenle bant aralığı referans devrelerinin:

- Düşük minimum çalışma gerilimine sahip olması,
- Geniş besleme aralığında kararlı çalışması,
- Bias noktalarını kendi kendine regüle edebilmesi

önemli bir tasarım kriteri hâline gelmiştir.

Bu çalışmada ele alınan bant aralığı referans devresi, bu kriterleri sağlayacak şekilde yapılandırılmış olup, daha ileri CMOS teknolojilerine uyarlanabilecek bir temel sunmaktadır.

3.6 Sonuç

Bu bölümde, tasarlanan bant aralığı referans devresinin besleme gerilimine olan bağımlılığı teorik olarak incelenmiştir. Referans akımının düşük besleme gerilimlerinde oluşmadığı, belirli bir eşik değerin üzerinde ise nominal değeri olan $10\ \mu\text{A}$ civarında sabitlendiği görülmektedir. Bu davranış, bant aralığı referans devrelerinin beklenen karakteristiği ile uyumludur ve tasarımın doğru çalıştığını göstermektedir.

4. Wide-Swing Cascode Current Mirror ile Çıkış Gerilimine V_O Bağımlılık ve Çıkış Direnci Analizi

4.1 Wide-Swing Cascode Current Mirror Topolojisinin Amacı

Bant aralığı referans devresi tarafından üretilen referans akımının pratik uygulamalarda kullanılabilmesi için, bu akımın çıkış gerilimine V_O olan bağımlılığının minimum seviyeye indirilmesi gerekmektedir. İdeal bir akım kaynağında çıkış akımı, çıkış geriliminden tamamen bağımsızdır. Ancak MOSFET tabanlı gerçek devrelerde bu durum, kanal uzunluğu modülasyonu nedeniyle sağlanamaz.

Wide-Swing Cascode Current Mirror (WSCCM) topolojisi, klasik akım aynalarına kıyasla:

- Daha yüksek çıkış direnci,

- Daha düşük minimum çıkış gerilimi gereksinimi,
- Geniş çıkış salınımı

sunmak üzere geliştirilmiş bir yapıdır.

4.2 Basit Akım Aynasında V_O Bağımlılığı

Basit bir MOS akım aynasında çıkış transistörü doyum bölgesinde çalışsa bile, kanal uzunluğu modülasyonu nedeniyle çıkış akımı şu şekilde ifade edilir:

$$I_O \approx I_{REF}(1 + \lambda V_O) \quad 4.1$$

Burada:

- λ : kanal uzunluğu modülasyon katsayısı
- V_O : çıkış gerilimi

Bu ifadeden görüldüğü üzere, V_O 'daki artış doğrudan çıkış akımını artırmakta ve ideal akım kaynağı davranışından sapmaya neden olmaktadır.

4.3 Cascode Yapının Etkisi

Cascode topolojisinde, çıkış transistörünün drain-source gerilimi yaklaşık sabit tutulur. Bu durum, kanal uzunluğu modülasyonunun etkisini önemli ölçüde azaltır.

Klasik cascode akım aynasında çıkış direnci yaklaşık olarak:

$$r_{out,cascode} \approx g_m r_o^2 \quad 4.2$$

şeklinde ifade edilir.

Burada:

- g_m : transistör transkonduktansı
- r_o : tek bir MOSFET'in küçük işaret çıkış direnci

Bu ifade, basit akım aynasına kıyasla çıkış direncinin mertebesel olarak arttığını göstermektedir.

4.4 Wide-Swing Cascode Yapısında V_O Bağımlılığı

Wide swing cascode current mirror yapısında, cascode transistörlerinin gate gerilimleri özel olarak biaslanır. Böylece hem referans kolundaki hem de çıkış kolundaki MOSFET'lerin:

$$V_{DS} \geq V_{DS(sat)}$$

koşulunu sağlaması garanti altına alınır.

Bu yapı sayesinde minimum çıkış gerilimi gereksinimi:

$$V_{O,min} \approx V_{DS(sat)} \quad 4.3$$

seviyesine kadar düşürülebilmektedir. Klasik cascode yapıda bu değer yaklaşık $2V_{DS(sat)}$ mertebesinde.

Wide swing cascode mirror için çıkış akımı yaklaşık olarak:

$$I_O \approx I_{REF} \left(1 + \frac{V_O}{r_{out}} \right) \quad 4.4$$

şeklinde ifade edilebilir. Ancak burada r_{out} değeri oldukça büyük olduğundan, V_O 'ya bağlı değişim pratikte ihmal edilebilir hâle gelir.

4.5 Çıkış Direncinin Denklem Tabanlı Analizi

Wide swing cascode yapısında küçük işaret çıkış direnci yaklaşık olarak:

$$r_{out,WS} \approx g_{m,cascode} \cdot r_{o,cascode} \cdot r_{o,mirror} \quad 4.5$$

şeklinde ifade edilir. Bu değer:

$$r_{out,WS} \gg r_{out,simple}$$

olacak şekilde, basit akım aynasına göre birkaç büyüklük mertebesi daha yüksektir.

Bu yüksek çıkış direnci, çıkış akımının çıkış gerilimine duyarlılığını önemli ölçüde azaltır:

$$\frac{\partial I_O}{\partial V_O} \approx \frac{1}{r_{out,WS}} \rightarrow 0 \quad 4.6$$

4.6 Beklenen $I_O - V_O$ Davranışının Yorumlanması

3. sayfada verilen beklenen grafikte, çıkış akımının V_O 'ya bağlı olarak şu karakteristik davranışı sergilediği görülmektedir:

4. Düşük Çıkış Gerilimi Bölgesi

$$V_O < V_{O,min}$$

Bu bölgede MOSFET'ler doyum bölgesine giremediği için akım düşer.

5. Geçiş Bölgesi

Çıkış gerilimi arttıkça devre doyum koşullarını sağlamaya başlar ve akım hızlı bir şekilde nominal değere yaklaşır.

6. Kararlı Çalışma Bölgesi

$$V_O \geq V_{O,min}$$

Bu bölgede:

$$I_O \approx I_{REF} \approx 10 \sim \mu A$$

olup, çıkış akımı V_O 'dan büyük ölçüde bağımsızdır.

Bu davranış, wide swing cascode current mirror yapısının temel avantajını açıkça ortaya koymaktadır.

4.7 Wide-Swing Cascode Yapının Avantajları

Bu analiz doğrultusunda wide swing cascode current mirror yapısının bant aralığı referans devresi ile birlikte kullanılmasının sağladığı başlıca avantajlar şunlardır:

- Yüksek çıkış direnci sayesinde ideal akım kaynağına yakın davranış,
- Düşük minimum çıkış gerilimi gereksinimi,
- Çıkış akımının V_O 'ya olan bağımlılığının minimize edilmesi,
- Düşük besleme gerilimli CMOS teknolojilerine uygunluk.

4.8 Bölüm Sonucu

Bu bölümde, bant aralığı referans devresinin wide swing cascode current mirror yapısına bağlanmasıyla elde edilen çıkış gerilimi bağımlılığı teorik ve denklem tabanlı olarak analiz edilmiştir. Yapılan inceleme, wide swing cascode topolojisinin çıkış direncini önemli ölçüde artırarak referans akımının çıkış geriliminden büyük ölçüde bağımsız hâle gelmesini sağladığını göstermektedir

5. Wide-Swing Cascode Current Mirror ile V_O Bağımlılığının Analizi

Bu çalışmada tasarımı yapılan bant aralığı referans devresinin ürettiği referans akımı, Wide-Swing Cascode Current Mirror (WSCCM) yapısına bağlanarak çıkış gerilimi V_O 'ya olan bağımlılığı incelenmiştir. Wide swing cascode topolojisi, klasik cascode akım aynasına kıyasla daha düşük minimum çıkış gerilimi gereksinimi sağlarken yüksek çıkış direncini korumayı amaçlamaktadır.

--- Operating Point ---


Element/Node	Voltage (V)	Current (A)	Element/Node	Voltage (V)	Current (A)
V(vbiasp)	0.101079		Is(MPB)		-2E-06
V(vin)	-2.8E-13		Ib(MPB)		1.71E-12
V(n3)	1.8		Id(M5b)		1.81E-12
V(vdd)	1.8		Ig(M5b)		0
V(n1)	1.8		Is(M5b)		-1.8E-12
V(vo)	0		Ib(M5b)		3.86E-20
I(VDD)		-2E-06	Id(M4)		0
Id(M1)		1.81E-12	Ig(M4)		0
Ig(M1)		0	Is(M4)		0
Is(M1)		-9.7E-26	Ib(M4)		0

Element/Node	Voltage (V)	Current (A)	Element/Node	Voltage (V)	Current (A)
Ib(M1)		-1.8E-12	Id(MPA)		0
I(Rload)		0	Ig(MPA)		0
I(RSET1)		2.02E-06	Is(MPA)		0
Id(M5a)		1.81E-12	Ib(MPA)		0
Ig(M5a)		0	Id(M2)		0
Is(M5a)		-1.8E-12	Ig(M2)		0
Ib(M5a)		3.86E-20	Is(M2)		0
Id(M3)		1.81E-12	Ib(M2)		0
Ig(M3)		0	Id(MDG)		-3.9E-25
Is(M3)		-9.7E-26	Ig(MDG)		0
Ib(M3)		-1.8E-12	Is(MDG)		3.89E-35
Id(MPB)		2.02E-06	Ib(MDG)		3.87E-25
Ig(MPB)		0			

LTspice İşletim Noktası Özeti

Düğüm / Eleman	Gerilim (V)	Akım (A)	Açıklama
V(vbiasp)	0.101	—	Beta-multiplier çıkışı, PMOS bias gerilimi
V(vin)	~0	—	NMOS kapı gerilimi, neredeyse sıfır
V(n1), V(n3)	1.8	—	Akım aynası dalları, VDD'ye bağlı
V(vo)	0	—	Çıkış gerilimi, sıfırda sabitlenmiş
V(vdd)	1.8	-2.02e-6	Besleme gerilimi ve toplam akım çekimi
I(RSET1)	—	2.02e-6	Bias akımı, beta-multiplier tarafından belirleniyor
I(Rload)	—	0	Çıkışta akım yok, Vo = 0 V olduğundan
M1, M3	—	~1.81e-12	Aynı akımı taşıyorlar, ideal akım aynası davranışı
M5a, M5b	—	~1.81e-12	PMOS'lar M1/M3'e akım sağlıyor

Düğüm / Eleman	Gerilim (V)	Akım (A)	Açıklama
M2, M4	—	0	İkinci kademe NMOS'lar çalışmıyor, $V_o = 0$ V nedeniyle
MPB	—	$\sim 2.02e-6$	V_{biasp} 'yi tamponlayan PMOS, bias akımını taşıyor
MPA	—	~ 0	Diode-connected PMOS, akım taşımıyor (muhtemelen cutoff)
MDG	—	~ 0	V_{in} 'i sabitleyen diyot bağlı NMOS, akım taşımıyor



Şekil 5.1 Wide swing cascode akım aynasında çıkış akımının çıkış gerilimine bağlı değişimi.

Benzetim sonuçlarında çıkış akımının μA mertebesinde ve geniş bir V_o aralığında yatay karakteristik göstermesi, wide swing cascode akım aynasının doğru biaslandığını ve ideal akım kaynağına yakın davrandığını ortaya koymaktadır.

5.1 Wide-Swing Cascode Current Mirror Çalışma Prensipleri

WSCCM yapısı iki ana koldan oluşmaktadır: referans kolu ve çıkış kolu. Referans kolunda, bant aralığı referans devresinden elde edilen sabit referans akımı, alt seviye MOSFET üzerinden ayarlanmakta ve üstte yer alan cascode transistörü ile drain-source gerilimleri

sabitlenmektedir. Benzer şekilde çıkış kolunda yer alan cascode transistörü, çıkış MOSFET'inin drain-source gerilimini referans kolu ile eşitleyerek akım aynalama doğruluğunu artırmaktadır.

Bu yapı sayesinde çıkış transistörünün kanal uzunluk modülasyonu etkisi bastırılmakta ve çıkış akımının (V_O)'ya olan bağımlılığı önemli ölçüde azaltılmaktadır.

5.2 Çıkış Akımının V_O 'ya Bağımlılığı

Şekil 5.1'de, çıkış gerilimi V_O süpürülerek elde edilen $I_O - V_O$ karakteristiği gösterilmektedir. Grafikten görüleceği üzere, düşük V_O değerlerinde transistörlerin doyum koşulu sağlanamadığı için çıkış akımı azalmaktadır. Ancak V_O belirli bir eşik değerin üzerine çıktığında, çıkış akımı yaklaşık olarak sabitlenmektedir.

Bu davranış matematiksel olarak şu şekilde ifade edilebilir:

$$I_O(V_O) \approx I_{REF} \left(1 + \frac{V_O}{r_{out}} \right) \quad 5.1$$

Wide swing cascode topolojisi sayesinde çıkış direnci (r_{out}) oldukça büyüktür ve bu nedenle V_O/r_{out} terimi ihmal edilebilir seviyededir. Böylece çıkış akımı, geniş bir V_O aralığında yaklaşık sabit kalmaktadır.

Şekil 5.1'de gözlemlenen yatay karakteristik, bu teorik beklentiyi doğrulamaktadır.

5.3 Çıkış Direnci Analizi

Wide swing cascode akım aynasının küçük işaret çıkış direnci yaklaşık olarak:

$$r_{out,WS} \approx g_m r_o^2 \quad 5.2$$

şeklinde ifade edilmektedir. Burada g_m transistörlerin transkonduktansını, r_o ise kanal uzunluk modülasyonundan kaynaklanan çıkış direncini temsil etmektedir. Klasik akım aynalarında çıkış direnci yaklaşık r_o mertebesindeyken, cascode ve wide swing cascode yapıları bu değeri karesel olarak artırmaktadır.

Şekil 5.1'den seçilen iki farklı V_O noktası kullanılarak yapılan sayısal hesaplama sonucunda, çıkış direncinin megaohm mertebesinde olduğu görülmüştür. Bu değer, wide swing cascode topolojisinin yüksek çıkış direnci sağlama konusundaki başarısını doğrulamaktadır.

5.4 Wide-Swing Cascode Yapısının Avantajları

Wide swing cascode current mirror yapısının aşağıdaki avantajları sunduğu görülmektedir:

- Yüksek çıkış direnci sayesinde çıkış akımının V_O 'ya düşük bağımlılığı
- Klasik cascode yapısına kıyasla daha düşük minimum çıkış gerilimi gereksinimi

- Bant aralığı referans devreleriyle uyumlu, kararlı akım üretimi
- Besleme gerilimi ve proses değişimlerine karşı daha dayanıklı yapı

Bu özellikler, wide swing cascode current mirror topolojisini analog entegre devrelerde, özellikle hassas akım referansı gerektiren uygulamalar için uygun hale getirmektedir.

6. SONUÇ

Bu çalışmada, 180 nm CMOS teknolojisi kullanılarak tasarlanan bir bant aralığı referans devresi, wide swing cascode current mirror topolojisi ile birlikte ele alınmıştır. Bant aralığı referans devrelerinin sıcaklıktan bağımsız referans üretme yeteneği ile wide swing cascode yapının yüksek çıkış direnci ve geniş çıkış gerilimi aralığı avantajları bir araya getirilmiştir.

Teorik incelemeler sonucunda, bu mimarinin referans akımının hem besleme gerilimi hem de çıkış gerilimi değişimlerine karşı daha kararlı bir yapı sunduğu görülmektedir. Bu durum, özellikle düşük besleme gerilimiyle çalışan modern entegre devrelerde önemli bir avantaj sağlamaktadır.

Sonuç olarak, bant aralığı referans devrelerinin wide swing cascode akım aynaları ile birlikte kullanımı, hem akademik araştırmalar hem de endüstriyel uygulamalar açısından güçlü bir çözüm sunmaktadır. İlerleyen çalışmalarda, bu yapının benzetim ve deneysel sonuçlarla detaylı olarak doğrulanması, sıcaklık ve proses varyasyonları altındaki performansının incelenmesi, çalışmanın araştırma değerini daha da artıracaktır. Wide swing cascode akım aynası, düşük besleme gerilimlerinde yüksek çıkış direnci sağlayarak referans akımının çıkış gerilimine olan bağımlılığını minimize ettiği için tercih edilmiştir.

7. Wide-Swing Cascode (WS Cascode) Soru & Cevaplar

S1 — Neden klasik akım aynası yerine cascode kullandınız?

Cevap:

Klasik akım aynasında çıkış akımı, MOSFET'in kanal uzunluk modülasyonu nedeniyle çıkış gerilimine bağlıdır. Bu bağımlılık, özellikle hassas referans devrelerinde istenmeyen bir durumdur.

Cascode yapısı, çıkış transistörünün drain-source gerilimini sabit tutarak bu etkiyi azaltır ve çıkış direncini artırır. Böylece akım, çıkış geriliminden daha az etkilenir.

Ama klasik cascode'un yüksek minimum çıkış gerilimi gereksinimi vardır.

Bu nedenle bir adım ileri gidilmiştir.

S2 — Peki neden wide-swing cascode, klasik cascode yetmez miydi?

Cevap:

Klasik cascode yapısı yüksek çıkış direnci sağlasa da, bunun bedeli olarak yüksek minimum çıkış gerilimi gerektirir:

$V_{O,min}^{cascode} \approx 2V_{DS,sat}$ düşük besleme gerilimlerinde (örneğin $V_{DD} = 1.8V$ bu durum devrenin çalışmasını kısıtlar.

Wide swing cascode yapısı, cascode transistörlerinin gate biaslarını yeniden düzenleyerek:

- Çıkış direncini yüksek tutar

Minimum çıkış gerilimini düşürür

$V_{O,min}^{WS} \approx V_{DS,sat}$ nedenle WS cascode, düşük beslemeli analog tasarımlar için daha uygundur.

S3 — Wide-swing cascode çıkış direncini nasıl artırıyor?

Cevap:

Wide swing cascode yapısında, çıkış kolundaki iki MOSFET'in küçük işaret etkileri birbirini bastırarak şekilde bağlanmıştır. Bu durumda çıkış direnci yaklaşık olarak:

$r_{out,WS} \approx g_m r_o^2$ şeklinde ifade edilir.

Bu değer, klasik akım aynasına göre çok daha büyüktür. Yüksek çıkış direnci, çıkış akımının V_o 'ya olan bağımlılığını azaltır ve akım kaynağını ideal duruma yaklaştırır.

S4 — LTspice sonuçları WS cascode'un çalıştığını nasıl gösteriyor?

Cevap:

LTspice benzetimlerinde çıkış gerilimi V_o süpürüldüğünde, çıkış akımının geniş bir V_o aralığında yaklaşık sabit kaldığı gözlemlenmiştir.

Şekil 5.1'de görülen yatay $I_o - V_o$ karakteristiği, yüksek çıkış direncinin ve kanal uzunluk modülasyonunun bastırıldığının doğrudan göstergesidir.

Eğer yapı klasik akım aynası olsaydı, eğimli bir karakteristik beklenirdi.

S5 — Wide-swing cascode'un dezavantajı var mı?

Cevap:

Evet, her topolojide olduğu gibi wide swing cascode'un da bazı dezavantajları vardır:

- Daha fazla transistör kullanımı → alan artışı

- Bias gerilimlerinin doğru üretilmesi gerekliliği
- Tasarım karmaşıklığının artması

Ancak referans devreleri gibi hassas uygulamalarda, bu dezavantajlar sağlanan kararlılık ve doğruluk avantajlarına kıyasla kabul edilebilir düzeydedir.

S6 — Neden bant aralığı referans devresi ile birlikte kullandınız?

Cevap:

Bant aralığı referans devresi ideal olarak sıcaklık ve besleme değişimlerinden bağımsız bir referans üretir. Ancak bu referans, akım aynası üzerinden devreye dağıtılırken bozulabilir.

Wide swing cascode akım aynası, referans akımını:

- Çıkış gerilimine
- Besleme gerilimine
- Kanal uzunluk modülasyonuna

karşı daha dayanıklı hale getirerek bant aralığı referansının avantajlarını korur.

S7 — pA seviyesinde akım görseydiniz ne anlardınız?

Cevap:

Bu durumda devrenin doğru biaslanmadığı veya çıkış düğümünün hatalı tanımlandığı anlaşılırdı. Özellikle:

- Transistörlerin doyum bölgesine girmemesi
- Yanlış node üzerinden akım ölçülmesi

gibi hatalar söz konusu olurdu.

Doğru WS cascode çalışmasında çıkış akımı μA mertebesinde ve yatay karakteristik göstermelidir.

S8 — Bu yapı olmasaydı ne olurdu?

Cevap:

Wide swing cascode yapısı kullanılmasaydı:

- Çıkış akımı V_0 'ya daha bağımlı olurdu
- Çıkış direnci düşerdi

- Referans doğruluđu azalırdı

Dolayısıyla bant aralıđı referans devresinin sistem seviyesindeki kararlılıđı zayıflardı.